协同空战制导优势模型研究

为解决多机协同空战中对导弹制导权移交时的制导机选择问题,建立了一种新的制导优势模型。分析了空空条件下制导优势的影响因素,主要包括机载脉冲多普勒雷达对目标的探测能力、雷达制导链路能力和导弹回传链路能力;根据不同态势下目标的雷达截面积和地杂波,采用探测概率建立了雷达探测优势模型;根据制导链路和回传链路接收的功率,建立了不同态势下的制导链路优势模型和回传链路优势模型;将前述三者优势聚合为制导优势模型。仿真实验证明了模型的合理性与有效性。     

模糊变权法在通信保障能力评估中的应用

分析了通信保障应注重提高的六种能力,给出了运用模糊变权法求变化权重的方法,并通过示例计算进行分析,得出结论,为通信保障能力评估提供了一定的理论依据。     

基于声强矢量的舰船目标运动参数估计

基于声强矢量测量法提出了舰船目标运动参数的估计方法,并提出了快速算法.计算机仿真实验表明,以上算法是可行的,可以实时估计出舰船的速度和距离。     

基于前景理论的CGF Agent决策建模研究

前景理论(Prospect Theory,PT)描述了个体在不确定条件下的决策规律,较好地刻画了决策者的风险偏好。分析表明,PT在作战决策建模中具有一定的适用性和可行性。提出了一种基于PT的计算机生成兵力(Computer Generated Forces,CGF)Agent决策建模方法,给出了CGF Agent的建模框架,对CGF Agent决策过程中方案选择的具体步骤和算法进行了详细阐述。实验表明,所提出的方法在一定程度上提高了CGF Agent决策行为的真实性,证明了所提出方法的有效性。     

对特殊类型Feistel密码的Square攻击

对轮函数为SP结构的两类特殊类型Feistel密码抗Square攻击的能力进行了研究。通过改变轮函数中P置换的位置从而给出了此类Feistel密码的等价结构,以SNAKE(2)和CLEFIA为例,给出了基于等价结构Square攻击的具体过程,将6轮SNAKE(2)的Square攻击的时间复杂度由224降为213.4;将6轮CLEFIA的Square攻击的时间复杂度由234.4降为212.4。结果表明,在设计轮函数为SP结构的Feistel密码时,必须充分考虑等价结构对算法抗Square攻击的影响。     

方位/多普勒频率联合单站无源定位方法

在传统的无源定位技术基础之上,采用增加观测信息量的方法来实现单站无源定位,即方位/多普勒频率联合定位技术.该方法通过测量得到的多普勒频率提取目标的径向速度信息,再结合测角系统所测得的方位信息对目标进行定位.在对其定位原理分析讨论之后予以实现,最后通过计算机仿真实验证明这种定位算法具有较高的定位精度.     

高密度电阻率法在红卫水库土石坝隐患检测中的应用

高密度电阻率法以其观测密度大、效率高、信息丰富、分辨率高、智能化程度高等优点在采矿、勘探等方面得到了广泛的应用,在堤坝隐患检测方面,同样具有很好的应用前景.阐述了检测土石坝缺陷的现状,介绍了高密度电阻率法的检测原理,对采集到的数据用二维有限元法进行模拟并成像.在对重庆红卫水库土石坝的检测中,检测结果与开挖情况的结果较吻合,并在此基础上提出了隐患修补建议.通过实际工程发现采用高密度电阻率法检测土石坝缺陷是一种成本低、效率高、确实可行的好方法.     

高精度有限体积格式在三维曲线坐标系下的应用

为了构造在光滑区具有较高分辨率并且可以无振荡捕捉激波的高精度有限体积格式,同时降低格式在模板选择上遇到的困难,基于逐维重构方法,发展了结构网格下的高精度有限体积格式,并将这一格式推广到三维曲线坐标系下,从而可以适应相对复杂外形下的计算。为充分验证格式的有效性,选取一系列典型算例进行计算:在等熵涡输运和二维喷管流动中验证了格式的精度可以达到设计精度;在双马赫反射问题中格式也表现出良好的捕捉激波的能力。数值计算表明,上述格式在曲线网格上具有较高的数值精度和鲁棒的激波捕捉能力,适用于流体力学方程的计算。     

战场空间本体构建方法研究

从构建战场空间知识基础设施,进而形成一体化的知识处理平台、获取知识优势出发,将本体思想引入战场空间知识建模领域,提出了战场空间本体体系,即战场空间本体包括上层本体、领域本体、应用本体;并重点研究了一种战场空间领域本体的构建方法BOC,包括基于上层本体BUO的领域本体构建方法,基于上层本体BUO的领域本体合并方法.基于本体的战场空间知识建模从根本上解决了战场空间中知识系统之间的知识共享和重用问题,便于知识系统的集成.     

一种多核微处理器互连接口的设计与性能分析

并行是提高计算机性能最主要的方法,随着集成电路生产工艺的不断发展,除了在单个芯片内集成更多的处理器核外,通过集成高速互连网络接口构建多路并行系统一直是提高高性能计算机并行性的主要方式。提出了一种面向多核微处理器的互连接口的设计方案,基于精简的PCI-E总线协议,采用高速串行数据传输技术,支持Cache一致性报文和大块数据传输报文,能够用于实现4个处理器的直接互连。模拟结果表明,优化设计的互连接口每个接口能够实现64Gbps的双向最大有效带宽,最小传输延迟为120ns,能够较好平衡不同报文类型对带宽和传输延时的要求。